Description

Arteris permet aux équipes d'ingénierie et de conception des marques les plus transformatrices du monde de connecter et d'intégrer les systèmes sur puce (SoC) d'aujourd'hui qui alimentent l'innovation moderne.   Si vous avez tenu un smartphone, conduit une voiture électronique ou allumé une télévision intelligente, vous avez été en contact avec ce que nous faisons chez Arteris. Ici, l'avenir est littéralement entre vos mains - et quand ce n'est pas le cas, il y a de fortes chances qu'il soit survolé par un drone, un satellite ou dans le cloud d'un centre de données !   Votre rôte consistera à assurer la vérification d’une IP hautement configurable, notamment par :   Responsabilités Principales :   Définition, documentation, développement et exécution de test/couverture de vérification RTL pour des IPs extrêmement paramétrés en langage Python et C++, capable de fonctionner sur n'importe quel simulateur RTL disponible (Cadence, Synopsys, etc.).Maintenir et améliorer le flux de vérification, améliorer les métriques et augmenter l'automatisation.Implémenter les composants de vérification tels que les BFM ou les moniteurs utilisés dans les bancs de test de vérification.
Expériences et Qualifications requises:   Au moins 4 ans d'expérience dans l'industrie en tant qu'ingénieur de vérification.Compréhension de la conception RTL de matériel et des langages de vérification (VHDL, Verilog, SystemC, C++, Python, SystemVerilog).Forte expérience dans l'utilisation et le développement de méthodes et d'infrastructures de vérification (VIPs, UVM, bancs de test, outils EDA).Une expérience dans la méthodologie de vérification des preuves formelles est un plusScripting ShellConnaissance de la technologie d'interconnexion est un plusCompréhension des protocoles de communication Hardware (AMBA, OCP, autres)Bonne communication écrite et orale en français et en anglais.Curieux(se), autonome, rigoureux(se) et orienté(e) vers les résultats, avec un engagement envers la qualité et une approche approfondie du travail.Capacité avérée à bien travailler en équipe
Exigences en matière d'éducation :   Master, Bac + 5 ou Doctorat – Domaines informatique et électronique

Salaire de base : selon expérience et qualification 50 à 60 KE / an

 À propos d'Arteris :   Arteris est l'un des principaux fournisseurs d'IP système pour l'accélération du développement de systèmes sur puce (SoC) dans les systèmes électroniques d'aujourd'hui. La propriété intellectuelle d'interconnexion de réseaux sur puce (NoC) et la technologie d'automatisation de l'intégration des systèmes sur puce d'Arteris permettent d'accroître les performances des produits tout en réduisant la consommation d'énergie et en accélérant la mise sur le marché, ce qui se traduit par une amélioration de l'économie des systèmes sur puce et permet aux clients de se concentrer sur l'élaboration des prochaines innovations.      Avec plus de 250 employés, un siège dans la Silicon Valley et des bureaux dans le monde entier, nous sommes un catalyseur de l'innovation SoC pour que les entreprises, des startups aux plus grands leaders du marché technologique, puissent créer efficacement de nouveaux produits avec une flexibilité et une facilité de connectivité éprouvées.  Pour en savoir plus, consultez le site www.arteris.com    ------------------------------- Arteris enables engineering and design teams at the world’s most transformative brands to connect and integrate today’s system-on-chips (SoCs) that fuel modern innovation.   If you’ve held a smartphone, driven an electronic car, or powered up a smart TV, you’ve come in contact with what we do at Arteris. Here, the future is quite literally in your hands—and when it isn’t, chances are it is flying overhead in a drone, a satellite, or in the cloud at a datacenter!   At Arteris your role will be :  Key Responsibilities:   Define, document, develop and execute RTL verification test/coverage for extremely parameterized IPs in Python and C++, capable of running on any available RTL simulator (Cadence, Synopsys, etc.).Maintain and improve verification workflow, improve metrics and increase automation.Implement verification components such as BFMs or monsters. such as BFMs or monitors used in verification test benches.
Required Experience / Qualifications:   At least 4 years of industry experience as a verification engineer.Understanding of hardware RTL design and verification languages (VHDL, Verilog, SystemC, C++, Python, SystemVerilog).Strong experience in the use and development of verification methods and infrastructure (VIPs, UVMs, testbeds, EDA tools).Experience in formal proof verification methodology is a plusShell scriptingKnowledge of interconnect technology is a plusUnderstanding of hardware communication protocols (AMBA, OCP, others)Good written and oral communication in French and English.Curious, autonomous, rigorous and results-oriented, with a commitment to quality and a thorough approach to work.Proven ability to work well in a team environmentBase Salary depending qualification and experience between 50 to 60 KE / year
Educational Requirements:    Master’s degree or Doctorate in engineering or computer science

 

Arteris is a leading provider of system IP for the acceleration of system-on-chip (SoC) development across today’s electronic systems. Arteris network-on-chip (NoC) interconnect IP and SoC integration automation technology enable higher product performance with lower power consumption and faster time to market, delivering better SoC economics so its customers can focus on dreaming up what comes next.     With over 250 employees with headquarters in Silicon Valley and offices around the globe, we are a catalyst for SoC innovation so companies ranging from startups to the biggest technology market leaders can effectively create new products with proven connectivity flexibility and ease.  Learn more at arteris.com.