Description

Arteris permet aux équipes d'ingénierie et de conception des marques les plus transformatrices du monde de connecter et d'intégrer les systèmes sur puce (SoC) d'aujourd'hui qui alimentent l'innovation moderne.

Si vous avez tenu un smartphone, conduit une voiture électronique ou allumé une télévision intelligente, vous avez été en contact avec ce que nous faisons chez Arteris. Ici, l'avenir est littéralement entre vos mains - et quand ce n'est pas le cas, il y a de fortes chances qu'il soit survolé par un drone, un satellite ou dans le nuage d'un centre de données !

En tant que Principal Verification Engineer chez Arteris, vous jouerez un rôle de premier plan dans le développement de la prochaine génération de solutions Arteris IP, permettant la conception de blocs logiques numériques extrêmement configurables.
Nous avons l'intention de révolutionner la manière de concevoir les SoC, et nous recherchons des talents d'ingénieurs prêts à s'exposer à de nouvelles méthodologies de conception et de vérification et prêts à apprendre et à développer leurs compétences à la fois en matière de vérification de conception numérique et de développement logiciel.
Vous créerez des designs et des bancs de tests dans un langage puissant qui combine le RTL traditionnel avec des logiciels de pointe pour fournir des solutions extrêmement configurables, testables et de haute qualité. Vous rentrerez chez vous à la fin de la journée en vous émerveillant de tous les endroits où vos créations aboutissent.
Le poste sera idéalement pourvu à Sophia Antipolis, en France, au sein de l'équipe d'ingénierie avancée.
Vous rejoindrez une entreprise qui a fait ses preuves et serez en mesure de façonner l'avenir de la conception de systèmes sur puce.

Principales responsabilités :

Diriger le développement de environnement de test pour valider les IP d'interconnexions de la prochaine génération.Coordonner l'équipe d'ingénieurs pour atteindre les objectifs de vérificationDéfinir, documenter, développer et exécuter les tests de vérification RTL au niveau du système.Vérification des performances et vérification de la consommation d'énergieTriage des régressions, débogage des conceptions RTL en Verilog et System VerilogContribuer à l'amélioration et à l'affinement du processus de vérification, de la méthodologie et des mesures. 

Expériences requises / Qualifications :

Plus de 10 ans d'expériences dans la conception et la vérification numérique de SoCAmélioration du flux de vérification à l'aide de langages de programmation SWSolides compétences en débogage de RTL (Verilog) et de conception de plan de test en UVM / C / C++Expérience dans l'intégration de VIPs fournis par les fournisseurs pour la vérification au niveau unité et systèmeExcellentes compétences en résolution de problèmes, en communication et en travail d'équipe,Autonome, capable de travailler avec un minimum de supervision.

Expériences Souhaitables :

Expérience des protocoles AMBAExpérience des générateurs de matériel numérique, de la méthodologie et du concept.

Formation requise :

Doctorat ou Master en systèmes embarqués / informatique ou dans un domaine connexe.

Salaire de base : selon experience et qualifications de 90 à 110 KE/an 

À propos d'Arteris : Arteris est l'un des principaux fournisseurs d'IP système pour l'accélération du développement de systèmes sur puce (SoC) dans les systèmes électroniques d'aujourd'hui. La propriété intellectuelle d'interconnexion de réseaux sur puce (NoC) et la technologie d'automatisation de l'intégration des systèmes sur puce d'Arteris permettent d'accroître les performances des produits tout en réduisant la consommation d'énergie et en accélérant la mise sur le marché, ce qui se traduit par une amélioration de l'économie des systèmes sur puce et permet aux clients de se concentrer sur l'élaboration des prochaines innovations.    Avec plus de 250 employés, un siège dans la Silicon Valley et des bureaux dans le monde entier, nous sommes un catalyseur de l'innovation SoC pour que les entreprises, des startups aux plus grands leaders du marché technologique, puissent créer efficacement de nouveaux produits avec une flexibilité et une facilité de connectivité éprouvées.  Pour en savoir plus, consultez le site www.arteris.com   ---------------------------Arteris enables engineering and design teams at the world’s most transformative brands to connect and integrate today’s system-on-chips (SoCs) that fuel modern innovation.If you’ve held a smartphone, driven an electronic car, or powered up a smart TV, you’ve come in contact with what we do at Arteris. Here, the future is quite literally in your hands—and when it isn’t, chances are it is flying overhead in a drone, a satellite, or in the cloud at a datacenter!As a Principal Verification Engineer at Arteris, you will have a leading role in the development of next generation of Arteris IP solutions, enabling the design of extremely configurable digital logic blocks.We intend to revolutionize the way to design SoC, and we are looking for engineering talents willing to expose themselves to new design and verification methodologies and ready to learn and grow his competences to both digital design verification and software development.You will create designs and test benches in a powerful language that blends traditional RTL with leading-edge software to provide extremely configurable, testable, and high-quality solutions. You will go home at the end of the day amazed at all the places where your creations end up.The position will be ideally staffed in Sophia Antipolis, France, as part of the advanced engineering team.You will join a proven-successful company and be able to shape the future of System on Chip design.Key Responsibilities:Lead the development of advanced test benches for validating next generation interconnectCoordinate your engineering team for reaching the verification objectivesDefine, document, develop, and execute RTL verification test/coverage at system levelPerformance verification and power-aware verificationTriaging Regressions, Debugging RTL designs in Verilog and System VerilogHelp improve and refine verification process, methodology, and metricsExperience Requirements / Qualifications:Required:10+ years of experience in SoC digital design & verificationVerification flow enhancements using SW programming languagesStrong RTL (Verilog) and UVM/C test bench debugging skillsExperience integrating vendor provided VIPs for unit and system level verificationExcellent problem solving, strong communication and teamwork skills,Self-driven, able to work with minimum supervision.Desired:Experience with Arm AMBA protocolsExperience with digital HW generators, methodology and concept.Education Requirements:PhD or master’s degree in Computer Sciences or related field.

Base Salary depending qualification and experience between 90 to 110KE / year

About Arteris:Arteris is a leading provider of system IP for the acceleration of system-on-chip (SoC) development across today’s electronic systems. Arteris network-on-chip (NoC) interconnect IP and SoC integration automation technology enable higher product performance with lower power consumption and faster time to market, delivering better SoC economics so its customers can focus on dreaming up what comes next.   With over 250 employees with headquarters in Silicon Valley and offices around the globe, we are a catalyst for SoC innovation so companies ranging from startups to the biggest technology market leaders can effectively create new products with proven connectivity flexibility and ease.  Learn more at arteris.com.